

The Technology of IC Test & Packaging

Chapter 4

Traditional Packaging Techniques






4.1 常用IC封装形式

❖ **按封装中组合IC芯片数目：**

- Single Chip Package (SCP)
- Multi Chips Package (MCP，包括MCM)；



❖ **按器件与PCB电路板互连方式：**


- 通孔插装式封装 PTH (Through Hole Technology / Pin Through Hole)
- 表面贴装式封装 SMP (Surface Mount Package / Surface Mount Technology)

目前SMT已占IC封装总量的 80%以上。

❖ **按引脚分布形态：**

单边、双边、四边和底部引脚

SIP、DIP、SOP、QFP、MCP、PGA



§ Chapter 4 典型封装技术

➢ **Through-Hole Technology (THT)**


- Dual In-Line Package(DIP) 双列直插封装
- Pin Grid Array (PGA) 针栅阵列封装

➢ **Surface Mount Technology (SMT)**

① Surface Mount Process

② Surface Mount Component

- Quad Flat Package (QFP) 四边扁平封装
- Ball Grid Array (BGA) 球栅阵列封装
- Chip Size Package (CSP) 芯片尺寸封装



4.1 常用IC封装形式

➢ **按封装外型可分为：**

SOT 、QFN 、SOIC、TSSOP、QFP、BGA、CSP等；

封装形式和工艺逐步高级和复杂

➢ **决定封装形式的两个关键因素：**


① **封装效率** = 芯片面积/封装面积，尽量接近1:1；

② 引脚数：引脚数越多，越高级，但是工艺难度也相应增加；


其中CSP由于采用了Flip Chip技术和裸片封装，达到了芯片面积/封装面积=1:1，为目前最高级的技术。

4.1 常用IC封装形式


- **IC Package （IC的封装形式）**
  - ① QFN—Quad Flat No-lead Package 四方无引脚扁平封装
  - ② SOIC—Small Outline IC 小外形IC封装
  - ③ TSSOP—Thin Small Shrink Outline Package 薄小外形封装
  - ④ QFP—Quad Flat Package 四方引脚扁平式封装
  - ⑤ BGA—Ball Grid Array Package 球栅阵列式封装
  - ⑥ CSP—Chip Scale Package 芯片尺寸级封装



4.1 常用IC封装形式



4.1 常用IC封装形式




4.1 常用IC封装形式 — DIP


- **Dual In-line Package (DIP，双列直插式封装)**

  插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷2种。

- **DIP特点：**
  - ① 引脚数：4~64；
  - ② I/O引脚节距：2.54mm和1.78mm；
  - ③ 产品系列化和标准化。




NEC 电子推出的双列直插型（DIP 封装）8 位全闪存微控制器



4.1 常用IC封装形式 — DIP

➢ **塑封型(PDIP)**



➢ **陶瓷全密封型(CDIP)**

① 陶瓷熔封DIP，也称CerDIP

不需要陶瓷上金属化，烧结温度低(低于500℃)，属于低熔点玻璃密封DIP；


② 多层陶瓷DIP，即CDIP

多层陶瓷工艺的生瓷片由流延法制成。

4.1 常用IC封装形式 —SOP

❖ **Small Outline Package (SOP，小外形封装)**

SOP实际上是DIP的变形，即将DIP的直插式引脚向外弯曲成90°，从两边引出，成为扁平封装，就成了适于表面贴装SMT封装，外形尺寸和重量比DIP小很多。引脚可直接焊接在PCB板上，不再需要插孔，其引脚节距从DIP的2.54mm缩减到1.77mm。后来有SSOP和TSOP改进型的出现，但引脚数仍受到限制。但在管脚数要求不高的情况下，SOP以及它的变形SOJ(J型引脚)仍是优先选用的封装形式，也是目前生产最多的一种封装形式。



4.1 常用IC封装形式 — DIP




4.1 常用IC封装形式 — QFP

❖ **Quad Flat Package (QFP，四边引脚扁平封装)**

QFP属扁平封装，它的引脚从四边引出，且为水平直线，其电感较小，可工作在较高频率。引脚节距进一步降低到1.00mm，以至0.65mm和0.5mm，引脚数可达500条。

❖ **QFP的分类：**

- 塑(Plastic)封 QFP(PQFP)
- 薄型QFP(TQFP)
- 窄(Fine)节距 QFP(FQFP)




QFP封装结构


4.1 常用IC封装形式 — QFP

Categories	Typical Sample (not to scale)	Pin Counts	Lead Pitches [mm]	Remarks
QFP (Quad Flat Package)		44, 56, 64, 80, 100, 128, 160, 208, 240, 272, 304	0.50, 0.65, 0.80, 1.00	Standard type Ditto, modified leads Heat resistant type (<64-pin) Heat resistant type (>=64-pin)
LQFP (Low Profile Quad Flat Package)		144, 176, 208	0.5	1.4mm body thickness
TQFP (Thin Quad Flat Package)		44, 48, 64, 80, 100, 120, 128	0.50, 0.80	1.20mm body thickness
SOJ (Small Outline J-lead)		26, 26(20), 26(24), 28, 28(24), 32, 36, 40, 42, 50	0.80, 1.27	Two J-lead lead rows

4.1 常用IC封装形式 — PGA

➢ Cross-section of PGA






4.1 常用IC封装形式 — PGA


➢ 为突破引脚数的限制，20世纪80年代开发了Pin Grid Array (PGA)封装，虽然它的引脚节距仍维持在2.54mm或1.77mm，但内于采用底面引出方式，因面引脚数可高达500—600条。

➢ 以上封装形式又有塑料包封和陶瓷包封之分。塑料包封是在引线键合后用环氧树脂铸塑而成，环氧树脂的耐湿性好，成本也低，所以在上述封装中占有主导地位。陶瓷封装具有气密件高的特点，但成本较高，在对散热性、电特性有较高要求时，或者用于国防军事需求时，常采用陶瓷包封。





4.1 常用IC封装形式 — PGA



4.1 常用IC封装形式 — PGA

➢**PGA的特点：**

① 针栅阵列多层陶瓷封装结构；

② 引脚节距：2.54mm；


③ I/O数量高达数百个乃至上千个；

④ 适合可靠性要求高的军品使用；

⑤ 短引脚PGA可演化成SMT封装结构。


4.2 波峰焊(Wave Solder)

➢ **波峰焊机的工位组成及其功能**



➢ **波峰面**


波的表面均被一层氧化皮覆盖，它在沿焊料波的整个长度方向上几乎都保持静态，在波峰焊接过程中，PCB接触到锡波的前沿表面，氧化皮破裂，PCB前面的锡波无皱褶地被推向前进，这说明整个氧化皮与PCB以同样的速度移动。



4.2 波峰焊(Wave Solder)

➢ **波峰焊(Wave Solder)**

波峰焊是将熔融的液态焊料，借助与泵的作用，在焊料槽液面形成特定形状的焊料波，插装了元器件的PCB置于传送链上，经过某一特定的角度和一定的浸入深度穿过焊料波峰而实现焊点焊接的过程。




4.2 波峰焊(Wave Solder)

➢ **焊点成型**


当PCB进入波峰面前端A时，基板与引脚被加热，并在未离开波峰面B之前，整个PCB浸在焊料中，即被焊料所桥联;但在离开波峰尾端的瞬间，少量的焊料由于润湿力的作用，粘附在焊盘上，并由于表面张力的原因，会出现以引线为中心收缩至最小状态，此时焊料与焊盘之间的润湿力大于两焊盘之间的焊料的内聚力。因此会形成饱满，圆整的焊点；离开波峰尾部的多余焊料，由于重力的原因回落到锡锅中。

PCB离开焊料波时，分离点位于B1和B2之间的某个地方，分离后形成焊点。



4.2 波峰焊(Wave Solder)

➢ **波峰焊工艺曲线解析**



4.2 波峰焊(Wave Solder)

➢ **防止桥联的发生**

①使用可焊性好的元器件/PCB；

②提高助焊剂的活性；

③提高PCB的预热温度，增加焊盘的湿润性能；

④提高焊料的温度；

⑤去除有害杂质，减低焊料的内聚力，以利于两焊点之间的焊料分开。

4.2 波峰焊(Wave Solder)

➢ **波峰焊工艺曲线解析**

① **润湿时间：**指焊点与焊料相接触后润湿开始的时间；

② **停留时间：**PCB上某一个焊点从接触波峰面到离开波峰面的时间；

停留/焊接时间的计算方式是：停留/焊接时间=波峰宽/速度

③ **预热温度：**预热温度是指PCB与波峰面接触前达到的温度；

④ **焊接温度：**焊接温度是非常重要的焊接参数，通常高于焊料熔点(183℃) 50℃~60℃，大多数情况是指焊锡炉的温度。实际运行时，因为PCB吸热的原因，所焊接的PCB焊点温度要低于炉温。

SMA类型	元器件	预热温度℃
单面板组件	通孔器件与混装	90～100
双面板组件	混装	100～110
多层板	混装	115～125

4.2 波峰焊(Wave Solder)

➢ **波峰焊接缺陷**

① 沾锡不良POOR WETTING

② 冷焊或焊点不亮COLD SOLDER

③ 焊点破裂CRACKS IN SOLDER FILLET

④ 焊点锡量太大EXCESS SOLDER

⑤ 锡尖(冰柱) ICICLING

⑥ 防焊绿漆上留有残锡SOLDER WEBBING

⑦ 白色、深色或绿色残余物

⑧ 针孔及气孔

⑨ 短路

4.3 表面贴装技术 Surface Mounted Technology


4.3.1 SMT简介

4.3.2 SMT材料

4.3.3 SMT印刷工艺

4.3.4 SMT贴片及焊接工艺


4.3.5 SMT品质控制





4.3 Surface Mounted Technology (SMT)


➢ SMT发展驱动力-半导体技术



4.3 Surface Mounted Technology (SMT)

➢ 表面贴装技术(Surface Mounted Technology, SMT)


表面贴装工艺是一种相对较新的电子组装技术，它将传统的电子元器件压缩成为体积只有几十分之一的器件。表面贴装不是一个新的概念，它源于较早的工艺，如平装和混合安装。它是将电子元器件直接安装在印制电路板的表面，它的主要特征是元器件是无引线或短引线，元器件主体与焊点均处在印制电路板的同一侧面。






4.3 Surface Mounted Technology (SMT)

➢ SMT发展驱动力-IC封装技术



4.3 Surface Mounted Technology (SMT)



- **Better reliability in some cases;**
- **Lower component price in many cases;**
- **Advanced components require SMT.**


SMT is taking over for hole mounting!

4.3 Surface Mounted Technology (SMT)


➢ **SMT PCB Process**

① 单面组装

来料检验→印刷焊膏(点贴片胶)→回流焊接/(回流固化)→贴片→检测返修→出货



② 单面混装工艺



4.3 Surface Mounted Technology (SMT)

➢ **SMT的优点：**

① 组装密度高、电子产品体积小、重量轻，贴片元件的体积和重量只有传统插装元件的1/10左右，采用SMT，电子产品体积缩小40%~60%，重量减轻60%~80%；

② SMT可靠性高、抗震能力强、焊点缺陷率低；

③ 高频响应能力强；减少电磁和射频干扰；

④ 且易于实现自动化，提高生产效率，降低成本达30%~50%；

⑤ 节省材料、能源、设备、人力、时间等。

➢ **SMT的缺点：**

① 发热密度高、清洗不便、视觉检测难；

② 机械可靠性低，手工返修难；

③ 热膨胀系数的匹配比较难。

4.3 Surface Mounted Technology (SMT)


➢ **SMT PCB Process**

③ 双面组装



SMT (TOP面) - SMT (BOT)

来料检验→PCB TOP面印刷锡膏→回流焊接→贴片→翻板→PCB的BOT面丝印焊膏/(点贴片胶)→贴片→回流焊接/(回流固化)→检测返修→出货




4.3 Surface Mounted Technology (SMT)

➢ SMT PCB Process

③ 双面混装工艺


SMT (TOP面) - SMT (BOT)


来料检验→PCB TOP面印刷锡膏→回流焊接→贴片→翻板→PCB BOT面点贴片胶→贴片→回流固化→翻板→插件→BOT面过波峰焊接→检测返修→出货



4.4 SMT – 丝网印刷技术


➢ SMT丝网印刷工艺






4.4 SMT – 丝网印刷技术


➢ SMT材料-元器件



4.4 SMT – 丝网印刷技术

➢ SMT丝网印刷技术





4.4 SMT – 丝网印刷技术

湖北工業大學 HUBEI UNIVERSITY OF TECHNOLOGY

➢ SMT丝网印刷设备—丝印机



半自动丝印机




全自动丝印机

4.4 SMT – 丝网印刷技术

湖北工業大學 HUBEI UNIVERSITY OF TECHNOLOGY

➢ SMT印刷工艺之刮刀压力



$$P_{squeegee} = \int dP_{squeegee} = \left[2\alpha \sin\alpha/(\alpha^2 \cdot \sin^2\alpha)\right]\eta V(1/r)$$

$$= f(\alpha)\eta V(1/r)$$


$$F_{lift} = \int P_{squeegee}\ dr = f(\alpha) f(Q)\eta V$$

式中：r—与刮刀模板接触点的距离，α—刮刀角度
V—刮刀速度，η—焊膏粘度，Q—焊膏量
f（α）是压力系数，主要取决于刮刀角度，在角度不变的情况下为恒定值。

4.4 SMT – 丝网印刷技术

湖北工業大學 HUBEI UNIVERSITY OF TECHNOLOGY


➢ SMT印刷技术之刮刀




聚氨脂/橡胶



不锈钢






4.4 SMT – 丝网印刷技术

湖北工業大學 HUBEI UNIVERSITY OF TECHNOLOGY


➢ SMT印刷工艺之刮刀压力

对于SMT工艺一般要求印刷刮板压力在3-5kg之间。



4.4 SMT – 丝网印刷技术


➢ SMT印刷工艺之印刷速度




锡膏不滚动，网孔填充不量，锡膏漏印或缺损

4.4 SMT – 丝网印刷技术


➢ SMT印刷工艺之印刷脱模速度



脱模速度0.2mm/s




脱模速度0.8mm/s



4.4 SMT – 丝网印刷技术

➢ SMT印刷工艺之印刷速度

印刷速度：12.7mm/s~203.2mm/s，具体参数取决于刮板压力和钎料膏的物理性能。



4.4 SMT – 丝网印刷技术


➢ 印刷不全（Incomplete Solder Paste）


原因：

① 模板清洗不足，焊膏留在孔内；
② 钢网上焊膏不足；
③ 经过激光切割后的模板孔印板，被切割块没有完全分离；
④ 焊膏中有较大尺寸的金属粉末颗粒，造成细间距版孔堵塞；
⑤ 焊膏粘度问题，在脱模时不能完全留在焊盘上；
⑥ 刮刀磨损，导致局部压力不够而产生印刷不良。

防止措施：

① 选用合适粘度以及粒度的锡膏；
② 模板清洗干净；
③ 注意及时更换不能满足要求的设备；
④ 减慢脱模速度。





4.4 SMT – 丝网印刷技术

➢ **印刷偏移（Printing Excursion）**

产生原因：

① 初始的模板与焊盘未对准造成，或是由于印刷电路板的变化造成的；

② 装置本身的位置精度不好，工作台支撑电路板的时候并不一直在同一个位置；


③ 由刮刀及其摩擦因素对网版形成的一种不良的侧拉力，致使焊膏印刷时进入网版开口部的均匀性差；

④ 基板各尺寸的误差或是钢网制作时的误差。

防止措施：

① 一定注意对准网口与焊盘，并固定好；

② 采用高精度的印刷机。



4.4 SMT – 丝网印刷技术

➢ **印刷污染（Printing Contamination）**

产生原因：


① 钢网背面污染；

② 钢网与PCB存在大的间隙，在高的印刷压力及速度下造成渗漏；

③ 锡膏流变性差，脱模后坍塌；

④ 锡膏金属含量低，粘度低；

⑤ 操作不慎。



4.4 SMT – 丝网印刷技术

➢ **锡膏桥连（Bridging）**

原因：

① 钢网与PCB存在间隙，在很高的刮刀压力或速度综合作用下，焊膏渗漏下来，附着到钢网背面而产生桥连；

② 设计网板时，开口部与焊盘尺寸相比较大或相等，在大的焊膏压力作用下出现漫流而导致连接；

③ 元器件贴装压力设置不当，增加焊盘之间焊膏量的扩展，产生焊膏桥连或漫流；


④ 搅拌过度造成粘度低下或是锡膏本身粘度不够。

防止措施：

① 钢网与PCB应该以最小压力紧密接触；

② 调整刮刀压力和速度；

③ 选用钎料直径稍大的锡膏。



4.4 SMT -- 回流焊(Reflow)

➢ **回流焊是SMT流程中非常关键的一环，其作用是将焊膏融化，使表面组装元器件与PCB板牢固粘接在一起。**



➢ **回流焊的方式：**

① 红外式

② 气相式

③ 热风式



4.4 SMT -- 回流焊(Reflow)

➢ **热风回流焊过程中，焊膏需经过以下几个阶段：**

溶剂挥发 → 助焊剂清除焊件表面的氧化物 → 焊膏的熔融 → 再流动以及焊膏的冷却 → 凝固

➢ **在回流焊工艺中使用惰性气体，一般采用氮气：**

① 惰性气体可以减少焊接过程中的氧化；

② 增加表面张力，制造商在选择器件时有更大余地(尤其是超细间距器件)；

③ 增加焊点表面光洁度，使薄型材料不易褪色。

4.4 SMT -- 回流焊(Reflow)

➢ **SMT-贴片**








4.4 SMT -- 回流焊(Reflow)

➢ **SMT-贴片**





SMT组装流程

单面组装

来料检测 => 丝印焊膏（点贴片胶）=> 贴片 => 烘干（固化）=> 回流焊接=> 清洗 => 检测 => 返修

双面组装


来料检测 => PCB的A面丝印焊膏（点贴片胶）=> 贴片 => 烘干（固化）=> A面回流焊接 => 清洗 =>翻板=> PCB的B面丝印焊膏（点贴片胶）=> 贴片 => 烘干 => 回流焊接（最好仅对B面 ）=> 清洗 =>检测 => 返修）

适用于在PCB两面均贴装有PLCC等较大的SMD时采用

来料检测 => PCB的A面丝印焊膏（点贴片胶）=> 贴片 => 烘干（固化）=> A面回流焊接 => 清洗 => 翻板=> PCB的B面点贴片胶 => 贴片 => 固化 => B面波峰焊 => 清洗 => 检测 => 返修）

工艺适用于在PCB的A面回流焊，B面波峰焊。在PCB的B面组装的SMD中，只有SOT或SOIC（28）引脚以下时，宜采用此工艺

SMT组装流程



4.4 SMT -- 回流焊(Reflow)

➢ **加热曲线设定的关键因素**

① 确认元器件的特点。一般产品的元器件对温度不敏感，但是有些元件对加热温度和速度有特别的要求。根据这些要求设定工艺曲线或回流焊设备。


② 确认线路板的大小、重量、难加热元件的存在。根据不同情况设定加热速度。

③ 根据元件特性和工艺曲线要求选择钎料膏产品。


④ 进行试验焊接。

4.4 SMT -- 回流焊(Reflow)

➢ **SMT-焊接工艺之基础**



4.4 SMT -- 回流焊(Reflow)




4.4 SMT -- 回流焊(Reflow)

➢ **典型Reflow工艺温度曲线分析：**

通过回焊炉时，PCB上某一焊点的温度随时间变化的曲线分为：

预热区、保温区、回流区和冷却区



4.4 SMT -- 回流焊(Reflow)

➢ **典型Reflow工艺温度曲线分析：**

② 保温区/活性区

目的：保证在达到再流温度之前焊料能完全干燥，同时还起着焊剂活化的作用，清除元器件、焊盘、焊粉中的金属氧化物。使PCB各区域在进入焊接区前温度达到均匀一致；助焊剂得到足够蒸发；树脂、活性剂充分清理焊接区域，去除氧化膜时间约60~120秒，根据焊料的性质有所差异。理想状态：温度均匀，焊盘、钎料球、元件引脚上的氧化膜均被清除；保温区长度与PCB有关。。

4.4 SMT -- 回流焊(Reflow)

➢ **典型Reflow工艺温度曲线分析：**

① 预热区(最佳升温速率：2℃ /sec)

目的：将PCB和元器件从室温提升到预热温度预热并达到平衡，同时除去焊膏中的水份、溶剂，以防焊膏发生塌落和焊料飞溅。要保证升温比较缓慢，溶剂挥发较温和，对元器件的热冲击尽可能小。升温过快会造成对元器件的伤害，如会引起多层陶瓷电容器开裂。同时还会造成焊料飞溅，使在整个PCB的非焊接区域形成焊料球以及焊料不足的焊点。

速率太大导致对PCB和元器件造成损害，容易发生助焊剂爆喷。加热速率通常受到元器件制造商推荐值的限制，一般最大4℃ /sec，不超过2分钟。速率太小导致助焊剂溶剂挥发不完全。此阶段PCB上各元器件升温速率存在差异，PCB上存在温度梯度分布。

4.4 SMT -- 回流焊(Reflow)

➢ **典型Reflow工艺温度曲线分析：**

③ 再流焊区

- **目的：**焊膏中的焊料熔化，再次呈流动状态，替代液态焊剂润湿焊盘和元器件，这种润湿作用导致焊料进一步扩展，使钎料熔化并可靠的润湿被焊金属（焊盘、元件引脚）表面 。
- **温度设定：**再流焊的温度要高于焊膏的熔点温度，钎料粘度、表面张力下降，有助于更快的润湿。过高则造成PCB和元器件热损伤。一般要超过熔点温度20度才能保证再流焊的质量。有时也将该区域分为两个区，即熔融区和再流区。
- **钎料熔融时间：**对大多数焊料润湿时间为60~90秒，过短助焊剂未完全消耗，焊点中存在杂质；过长使IMC过量，焊点变脆，元件受损。

4.4 SMT -- 回流焊(Reflow)

➢ **典型Reflow工艺温度曲线分析：**

④ 冷却区

焊料随温度的降低而凝固，使元器件与焊膏形成良好的电接触，冷却速度要求同预热速度相同，使钎料凝固，形成焊点。

冷却速率：冷却过慢使更多基体金属溶入焊点，焊点粗糙暗淡。冷却过快形成热应力损坏PCB、元器件。

4.4 SMT -- 回流焊(Reflow)


➢ **影响焊接性能的各种因素：**

- **工艺因素：**
  - ① 焊接前处理方式、类型和方法；
  - ② 处理后到焊接的时间内是否加热，剪切或经过其他的加工方式。
- **焊接工艺的设计：**
  - ① **焊区：**指尺寸、间隙、焊点间隙；
  - ② **导带（布线）：**形状、导热性、热容量；
  - ③ **被焊接物：**指焊接方向、位置、压力和粘合状态等。

4.4 SMT -- 回流焊(Reflow)

线路板比较大，钎剂的活性并不很好时，可以选择较长时间的回流时间，并采用具有明显浸泡时间的加热曲线。

钎料膏的活性很好，热风速度比较缓慢，线路板中元器件之间的温度差别并不很大时，完全可以采用无明显浸泡时间段的回流曲线，这样还可以减少回流焊时间



4.4 SMT -- 回流焊(Reflow)

➢ **影响焊接性能的各种因素：**

- **焊接条件：**

  指焊接温度与时间、预热条件、加热和冷却速度、焊接加热的方式、热源的载体的形式（波长、导热速度等）

- **焊接材料：**
  - ① 焊剂：成分、浓度、活性度、熔点和沸点等
  - ② 焊料：成分、组织、不纯物含量和熔点等
  - ③ 母材：母材的组成、组织和导热性能等
  - ④ 焊膏的粘度、比重和触变性能
  - ⑤ 基板的材料、种类和包层金属等

4.4 SMT -- 回流焊(Reflow)

➢ **焊接缺陷及其解决措施：**

• **回流焊中的锡球：**

回流焊中出的锡球常藏于矩形片式元件两端之间的侧面或细距引脚之间。在元件贴装过程中，焊膏被置于片式元件的引脚与焊盘之间，随着印制板穿过回流焊炉，焊膏熔化变成液体，如果与焊盘和器件引脚等润湿不良，液态焊锡会因收缩而使焊缝填充不充分，所有焊料颗粒不能聚合成一个焊点。部分液态焊锡会从焊缝流出，形成锡球。因此，焊锡与焊盘和器件引脚润湿性差是导致锡球形成的根本原因。

4.4 Equipment of SMT

➢ **送板机**

功能：将上板架中的PCB空白板按照所设定的间隔,由印刷机所给信号逐一送给印刷机印刷。



➢ **印刷机**

功能：将搅拌均匀的锡膏通过刮刀在钢网上做往复式动作，通过钢网上的开孔把锡膏印刷到PCB 板上而实现。




4.4 SMT -- 回流焊(Reflow)

•元件两端受热不均匀(立片问题/曼哈顿现象)：

矩形片式元件的一端焊接在焊盘上，而另一端则翘立，这种现象就称为曼哈顿现象。引起该种现象主要原因是元件两端受热不均匀，焊膏熔化有先后所致。假设在再流焊炉中有一条横跨炉子宽度的再流焊限线，焊膏通过它就会立即熔化。片式矩形元件的一个端头先通过再流焊限线，焊膏先熔化，完全浸润元件的金属表面，具有液态表面张力;而另一端未达到183℃液相温度，焊膏未熔化，只有焊剂的粘接力，该力远小于再流焊焊膏的表面张力，因而使未熔化一端的元件端头向上直立。

因此，保持元件两端同时进入再流焊限线，使两端焊盘上的焊膏同时熔化，形成均衡的液态表面张力，才能保持元件位置不变。



4.4 Equipment of SMT

➢ **高速贴片机**

功能：将带装电阻，电容等Chip元件按照已设定好的程式通过高速旋转的吸嘴吸取，然后旋转指定的角度，再进行贴装到PCB线路板上。

➢ **泛用机**

功能：将带装或盘装的比较大的IC及异形元器件按照已设定好的程式通过吸嘴或夹子，然后旋转指定角度，再进行贴装到PCB线路板上。




4.4 Equipment of SMT

➢ SMT-焊接-回流焊炉







整机内部 CAD 图

4.4 SMT测试方法

➢ **电子组装测试包括两种基本类型:**

裸板测试 和 加载测试

① 裸板测试是在完成线路板生产后进行，主要检查短路、开路、网表的导通性；

② 加载测试在组装工艺完成后进行，它比裸板测试复杂。

➢ **组装阶段的测试包括:**

① 自动光学检测(AOI)


② 在线测试(ICT)

③ 功能测试(使产品在应用环境下工作)

④ 自动X射线检测

4.4 Equipment of SMT

➢ SMT生产线



4.4 SMT测试方法

① AOI系统能够检验零件的以下不良现象:

- 元器件漏贴
- 焊脚定位错误或者偏斜
- 引脚弯曲或者折起
- 焊料过量或者不足
- 焊点桥接或者虚焊等

AOI 系统不能检测电路错误，同时对不可见焊点的检测也无能为力。

4.4 SMT测试方法

② 在线测试仪 (In-Circuit Tester，ICT)：

➢测试原理：

使用专门的针床与已焊接好的线路板上的元器件焊点接触，并用数百毫伏电压和10毫安以内电流进行隔离测试，可精确测量电阻、电感、电容、二极管、可控硅、场效应管、集成块等通用和特殊元器件的漏装、错装、参数值偏差、焊点连焊、线路板开短路等故障，并将故障是哪个元件或开路位于哪个点准确告诉用户。

➢优点：

测试速度快，适合单一品种民用型家电线路板及大规模生产的测试，而且主机价格便宜。

➢问题：

测试用针床夹具的制作、调试周期长、价格贵；对于一些高密度SMT线路板由于测试精度问题无法进行测试。

4.5 球栅阵列 (Ball Grid Array, BGA)

Surface Mount Component (SMC)

表面贴装元件

- Quad Flat Package (QFP) 四边引脚扁平封装
- Ball Grid Array (BGA) 球栅阵列
- Chip Size Package (CSP) 芯片尺寸封装

4.4 SMT测试方法

③ 功能测试(Functional Tester， FCT)：

- 工作原理：将线路板上的被测试单元作为一个功能体，对其提供输入信号，按照功能体的设计要求检测输出信号；
- 特点：方法简单，投资少，但不能自动诊断故障。

④ 自动X射线检查(Automatic X-Ray Inspection)：

- 原理：由于焊点中含有可以大量吸收X射线的铅，与玻璃纤维、铜、硅等其它材料的X射线相比，照射在焊点上的X射线被大量吸收，而呈黑点产生良好图象，焊点分析变得相当直观。
- 3D X-Ray技术：
  a) 可以检验双面贴装线路板；
  b) 对那些不可见焊点，如BGA等进行多层图象“切片”检测，即对BGA焊接连接处的顶部、中部和低部进行逐层检验；
  c) 可检测通孔（PHT）焊点，检查通孔中焊料是否充实，从而极大地提高焊点连接质量。


4.5 球栅阵列 (Ball Grid Array, BGA)

➢ Quad Flat Package (QFP) 四边引脚扁平封装


① 日本于20世纪80年代开发；

② 引脚分为翼型(QFP)和“J”型(QFJ)；

③ 90年代成为主流封装形式(I/O<208)；



QFP




QFJ/PLCC


4.5 球栅阵列 (Ball Grid Array, BGA)

➢ **Types of QFP**

① Plastic QFP (塑料)
- 应用面最广，价格最低，占QFP 90%;
- 引脚节距：1.0mm/0.8mm/0.65mm.



② Ceramic QFP (陶瓷)
- 气密性，多用于军事通信装备及航空航天等;
- 引脚节距：1.27mm/1.0mm/0.8mm/0.635mm.



③ Thin QFP (薄型)
- 最小封装厚度可达1.4mm或更薄;
- 引脚节距：0.5mm/0.4mm/0.3mm.


④ FQFP (窄节距)
- 更强调与精细工艺技术相关联的引脚节距，共面性<0.1mm.


⑤ BQFP (带保护垫QFP - with bumper)
- 特点是四角有凸出的缓冲垫。

4.5 球栅阵列 (Ball Grid Array, BGA)


❖ **Ball Grid Array (BGA，球栅阵列封装)**

球栅阵列一种IC的封装；由陶瓷或塑料基座构成，使用倒装芯片C4或引线键合技术将硅芯片粘附到基座的顶部；其外引线为焊球或焊凸点，它们成阵列分布于封装的底平面上。它是在基板的下边按面阵方式引出球形引脚，在基板上面贴装LSI芯片，是LSI芯片常用的一种表面贴装型封装形式。





4.5 球栅阵列 (Ball Grid Array, BGA)



4.5 球栅阵列 (Ball Grid Array, BGA)

➢ **Ball Grid Array**

① PGA封装表明外引出脚从底部引出比从边沿引出要优越，因为它在不需要缩小引脚节距的条件下可大幅度增加引脚数，引脚数的增加不会引起占用PCB板面积的增加，但PGA仍是插装式，它会影响多层PCB板的布线，因为PGA底部的PCB板面积被通孔所占用，PCB板的布线必须绕道而过。采用表面安装技术的BGA是球栅阵列，不在采用针栅。因而它不仅保持了PGA引脚在底部引出的优点，通过将引出脚改为球形，进一步缩短了引脚的长度，并对信号传输的完整性带来好处。

② 解决了QFP等周边引脚封装难以解决的高I/O引脚数问题

③ BGA封装的失效率明显低于QFP封装，如1.5mm节距时，有225条球形引脚时的BGA，具失效率可低于0.5ppm。

4.5 球栅阵列 (Ball Grid Array, BGA)

➢ **BGA的特点**

①失效率低，比Fine-pitch QFP降低两个量级；

②焊点节距：1.5mm/1.27mm/0.8mm；


③引脚为焊球不易变形，改善共面性，减少共面失效；

④引脚短，减小了L、C，改善电性能；

⑤“自对准”效应，减少安装、焊接失效率；


⑥散热性能好；

⑦适合MCM封装，实现高密度、高性能。



4.5 球栅阵列 (Ball Grid Array, BGA)

➢ **Different Types of BGA:**



- Tape基板和TAB技术，（PI/Adhesive/Cu);
- 轻且薄，体积更小；
- I/O数量可达700pin;
- 电性能和散热性更好.

4.5 球栅阵列 (Ball Grid Array, BGA)

➢ **BGA按基板类型分类:**

① **PBGA (Plastic BGA)**

- 与基板热匹配性好，成本低
- 缺点：对湿气敏感

② **CBGA (Ceramic BGA)**

- 可靠性高，对湿气不敏感
- 缺点：热匹配性差，成本高

③ **TBGA (Tape BGA)**


- 利用TAB技术实现芯片连接，最薄型的BGA封装，经济型封装
- 缺点：对湿气敏感，对热敏感

4.5 Ball Grid Array (BGA)

❖ **BGA按基板和封装外形可分类为:**

➢ **有机基板BGA (PBGA):**


多层PCB基板、模塑包封BGA (PBGA)；多层载带基板、金属盖板BGA (TBGA);



PBGA 的横截面结构示意图(局部)　　TBGA 横向剖面结构示意图


4.5 球栅阵列 (Ball Grid Array, BGA)

- **BGA Process:**



4.5 球栅阵列 (Ball Grid Array, BGA)

- **PBGA Process Flow:**



4.5 球栅阵列 (Ball Grid Array, BGA)


- **Plastic BGA Process:**


① 将硅芯片用银胶黏着在BT-基板的Pad上;

② 用金线将硅晶粒的焊点与金手指连接;

③ 用环氧树酯及压铸模将硅芯片与金线封包住;

④ 盖印、植球、成形。






4.5 球栅阵列 (Ball Grid Array, BGA)

- **PBGA Example:**

Structure of TI's MicroStar BGA



用于DSPs产品

4.5 球栅阵列 (Ball Grid Array, BGA)

- **PBGA Example:**

IBM的SRAM芯片(FC-PBGA)




图 10-7 BGA 封装的剖面示意图





图 10-8 BGA 与 PCB 之间的连接装配示意图



4.5 球栅阵列 (Ball Grid Array, BGA)

- **TBGA Process Flow:**

载带制作 (PI) → 冲孔 → 电镀冲孔 → 铜金属化、镀Ni、Au

↓

载带上焊球焊接 Sn/Pb(10%-90%)　外引线区粘上加强环

↓

芯片安装 { 面阵型：C4 ; 周边型：热压 }

4.5 球栅阵列 (Ball Grid Array, BGA)

- **TBGA Structure:**


自动载带焊技术的延伸，利用TAB实现芯片连接。



4.5 球栅阵列 (Ball Grid Array, BGA)

- **CBGA Structure:**

源于IBM的C4倒装芯片工艺，采用双焊料结构。亦称焊球连接工艺（SBC）。




4.5 Ball Grid Array (BGA)

❖ BGA按基板和封装外形可分类为：

➢ 多层陶瓷基板 (CBGA)：

带盖板密封型，或点胶密封，倒装焊裸芯片，非密封型；




(a) 采用C4技术进行芯片连接的CBGA横截面结构示意图

4.5 Ball Grid Array (BGA)

❖ BGA按基板和封装外形可分类为：

➢ 金属基板BGA (MBGA)：

采用表面阳极氧化铝基板，单层或双层薄膜金属实现封装内互连。



(d) MBGA的横截面结构示意图


4.5 球栅阵列 (Ball Grid Array, BGA)

➢ CBGA Process Flow：

①五层陶瓷基板，包括：信号层、电源层和接地层；


②C4技术FCB实现芯片焊接；

③陶瓷封盖密封焊接，填充导热树脂散热。




4.5 Ball Grid Array (BGA)

引线键合BGA封装




4.5 Ball Grid Array (BGA)




4.5 球栅阵列 (Ball Grid Array, BGA)

➢ **BGA 焊接技术：**

①焊球布局；



4.5 Ball Grid Array (BGA)



4.5 球栅阵列 (Ball Grid Array, BGA)

➢ **BGA 焊接技术：**

② 焊接用材料；

公司	材料成分
IBM	95Pb/5Sn
Motorola	97Pb/3Sn
MCNC	90Pb/10Sn
Sandia	95Pb/5Sn、40Pb/60Sn
Philip	37Pb/63Sn
Sharp	37Pb/63Sn
Toshiba	37Pb/63Sn

无铅合金焊料：CASTIN系列

4.5 球栅阵列 (Ball Grid Array, BGA)

➢ **BGA 焊接技术：**

③ BGA安装与再流焊接(Reflow)；

④ 焊接质量检测技术。

a) 工艺检测和控制；

b) X射线工艺过程自动测试。

- 透射检测
- 断层检测

4.5 球栅阵列 (Ball Grid Array, BGA)

➢ **BGA 可靠性：**

① 运输过程震动，工作时热应力、机械应力的作用在焊球上，导致弯曲和扭曲，进而发生失效现象。


② 焊点热循环疲劳实验；

③ 温度热循环寿命模型建立；

④ 芯片和基板之间填充材料研究。

4.5 球栅阵列 (Ball Grid Array, BGA)


➢ **CBGA Ball Structure：**



4.5 球栅阵列 (Ball Grid Array, BGA)


➢ **焊球连接缺陷(7种)：**

1、桥连



- 焊料过量；
- 很少，但严重。

2、连接不充分




- 焊料太少；
- 导致早期失效。

4.5 球栅阵列 (Ball Grid Array, BGA)


➢ 焊球连接缺陷(7种):

3、空洞



- 沾污或焊膏问题;
- 焊球连接强度减弱。

4、断开




- 基板过分翘曲;
- 焊料不够。

4.5 球栅阵列 (Ball Grid Array, BGA)

➢ 焊球连接缺陷(7种):

7、误对准缺陷




- 对准偏差超标时，焊球重心不在焊区中心。

4.5 球栅阵列 (Ball Grid Array, BGA)


➢ 焊球连接缺陷(7种):

5、浸润性差



- 焊区或焊料浸润性差;
- 焊料聚集在面积很小区域。

6、焊料小球




- 再流焊时溅出的焊料形成;
- 潜在的短路隐患。

4.5 球栅阵列 (Ball Grid Array, BGA)

➢ PBGA焊点可靠性:

① 热应力




Conditions:

① Chip size: 10.5mm×10.5mm

② Temperature: 0~80°C

225个焊球的全阵列PBGA



应变与距离封装中心长度的关系

4.5 球栅阵列 (Ball Grid Array, BGA)

➢ **PBGA焊点可靠性：**


① 热应力

a) 应力、应变最大的焊点是芯片边缘下面正对点；

b) 芯片四角下的焊点最受影响；

c) 优化设计时，焊球应放在应变、应力小的位置，避免在四角安放。

225个焊球的全阵列PBGA



应变与距离封装中心长度的关系

4.5 球栅阵列 (Ball Grid Array, BGA)

➢ **BGA与其他封装形式的比较：**

① 引脚结构

比较项目　引线形状	鸥翼型	J 引线	I 引线	BGA
适应多引线数封装的能力	较好	一般	一般	好
封装厚度	较好	一般	一般	好
引线刚性	一般	较好	一般	好
适应多种焊接方法的能力	好	一般	一般	一般
再流焊时自对准能力	较好	一般	一般	好
焊接后可检测的能力	一般	较好	一般	一般
清洗难易度	一般	较好	好	一般
有效面积利用率	一般	较好	一般	好

4.5 球栅阵列 (Ball Grid Array, BGA)


➢ **PBGA焊点可靠性：**


② 机械应力

a) 三点弯曲实验；

b) 四点扭曲实验；

c) 振动实验。






4.5 球栅阵列 (Ball Grid Array, BGA)

➢ **BGA与其他封装形式的比较：**

② 封装尺寸比较



4.5 球栅阵列 (Ball Grid Array, BGA)

➢ BGA与其他封装形式的比较：

③ 组装密度

封装形式	焊区中心距(mm)	外尺寸(mm)	I/O数
BGA	1.27	32.5×32.5	625
FPD	0.50	32.5×32.5	240
UFPD	0.40	32.5×32.5	296
UFPD	0.30	32.5×32.5	408
TCP	0.25	32.5×32.5	480
TCP	0.20	32.5×32.5	600
注：FPD、UFPD分别为窄节距和超窄节距器件，均为QFP结构。			

4.5 球栅阵列 (Ball Grid Array, BGA)

➢ BGA与其他封装形式的比较：

⑤ BGA Package Parameters

	1997 250nm	1999 180nm	2001 150nm	2003 130nm	2006 100nm	2009 70nm	2012 50nm
BGA Package Size (mm)							
Commodity	21	23	23	23	23	23	23
Hand-held	23	23	23	23	23	23	23
Cost-performance	35	35	35	35	35	35	37.5
High-performance	37.5	42.5	42.5	42.5	42.5	45	45
Automotive	21	23	23	23	23	23	23
BGA Array Pitch (mm)							
Commodity	1.27	1.27	1	1	0.8	0.8	0.65
Hand-held	1.27	1	1	0.8	0.8	0.65	0.65
Cost-performance	1.27	1	1	0.8	0.8	0.65	0.65
High-performance	1	1	0.8	0.8	0.65	0.65	0.5
Automotive	1.27	1.27	1	1	0.8	0.8	0.65
BGA Possible Pin Count							
Commodity	220	240	420	420	648	648	968
Hand-held	288	488	488	684	684	1056	1056
Cost-performance	648	1056	1056	1624	1624	2448	2654
High-performance	1152	1568	2380	2380	3612	4232	7200
Automotive	220	240	420	420	648	648	968

4.5 球栅阵列 (Ball Grid Array, BGA)


➢ BGA与其他封装形式的比较：

④ BGA和QFP表面安装缺陷率

	QFP			BGA
引线(焊点)问题	0.5mm	0.4mm	0.3mm	1.27
工业	200ppm	600ppm		0.5～3ppm
IBM	75ppm	600ppm		0.5～3ppm
IBM实验室 (只有搭桥缺陷)	<10ppm	<25ppm	<30ppm	<1ppm

4.6 芯片尺寸封装(CSP)

➢ CSP是近年来发展起来的一种新封装技术，CSP的封装效率(指芯片面积与封装的总面积之比)比QFP和BGA都要高；CSP有一些不同的结构，如挠性基板的插入式、陶瓷刚性基板的插人式、面阵列凸焊点式和片上引脚式等，如LOC，它与以往的封装结构不同，它不在将芯片先粘接在基板上，而是直接粘接在引脚框架上(即取消基板)。这样可缩小封装侧面到芯片之间的距离(0.4～0.5mm)。




LOC结构示意图

4.6 芯片尺寸封装(CSP)

❖ **Chip Scale Package (CSP，芯片级封装)**

IC封装所占PCB面积≤1.2倍(或1.5倍、或2倍)裸芯片表面积的多种封装形式的统称。它是由现有的多种封装形式派生的、外形尺寸相当于或稍大于芯片的、各种小型封装的总称。它不是以结构形式来定义的封装。各类μBGA、Mini-BGA、FBGA(节距≤0.5mm)都可属于CSP。主流CSP封装技术：倒装芯片和BGA法。



4.6 芯片尺寸封装(CSP)


➢ **CSP优点：**

① 体积小

CSP是目前体积最小的LSI芯片封装之一；引脚数相同的封装，CSP的面积不到0.5mm节距QFP的1/10，只有BGA的1/3～1/10。

② 可容纳的引脚数最多

相同尺寸的LSI芯片的各类封装中，CSP的引脚最多。




CSP 与 BGA、TCP、QFP 的尺寸比较

4.6 芯片尺寸封装(CSP)

➢ **芯片尺寸封装（Chip Size Package, CSP）**

美国联合电子器件工程委员会(JEDEC) 的JSTK-012标准规定：LSI芯片封装面积小于或等于LSI芯片面积的120%的产品称为CSP。日本松下电子工业公司将LSI芯片封装每边的宽度比其芯片大1.0mm以内的产品称为CSP。



Several Definitions

- ✓ Package Area <= 1.2 × Chip Area （美国JEDEC标准）
- ✓ Package Size < Chip Size + 1 mm（日本松下定义）
- ✓ Package Thickness < 1 mm
- ✓ I/O Area Array Pitch <1 mm


4.6 芯片尺寸封装(CSP)

③ 电性能良好

CSP内部的布线长度比QFP、BGA的布线长度短得多，寄生电容很小，信号传输延迟时间短，即使时钟频率超过100MHz的LSI芯片也可以采用CSP；CSP的存取时间比QFP或BGA改善15%～20%，CSP的开关噪声只有DIP的1/2左右；

④ 散热性能好

大多数CSP都将芯片面向下安装(Face-down)，能从芯片背面散热，效果好。



4.6 芯片尺寸封装(CSP)

❖按基板材料，CSP主要分为：

有机基板(PCB)、陶瓷基板、载带基板、金属引线框架等；

❖同一类基板，可分：

- 芯片面向上，WB(引线键合)内互连；
- 芯片面向下，FC(倒装芯片)内互连。

1. Lead Frame CSP (引线框架)
2. Rigid Laminate CSP (刚性基板上粘片)
3. Flexible Laminate CSP (挠性基板上粘片)
4. Wafer Level Assembly (圆片级封装) (金凸点或焊料凸点)

4.6 CSP的主要类别和工艺

2. 刚性基板CSP(Ceramic Substrate Thin Package，CSTP)

① **刚性基板薄型封装**(又称陶瓷基板薄型封装)是日本东芝公司开发的一种薄型封装。


② **主要构成：**LSI芯片、Al_2O_3(或AlN)基板、Au凸点和树脂等；

③ **工艺步骤：**通过倒装焊、树脂填充和打印三步工艺完成；


④ **特点：**

a) 封装效率(即芯片与基板面积之比)高达75%以上，而同样尺寸的TQFP的封装效率不足30%。

b) 厚度只有0.5mm～0.6mm(其中LSI芯片厚度为0.3mm，基板厚度为0.2mm)，仅为TSOP(薄型SOP)厚度的一半；




Rigid Laminate CSP
(flip chip example)



4.6 CSP的主要类别和工艺

➢ **CSP的主要类别和工艺**

1. 柔性基板封装CSP(窄节距BGA，Fine-pitch BGA，FPBGA)




① 日本NEC公司利用TAB技术开发的。


② 主要构成：


a) LSI芯片、载带(聚酰亚胺和Cu箔)、粘接层和金属凸点组成等；

b) 外部互连电极材料：共晶焊料(63%Sn-37%Pb)。

c) 主要特点：结构简单，可靠性高，安装方便。








FPBGA 的基本结构

4.6 CSP的主要类别和工艺

3. 引线框架式CSP(LOC型CSP)

LOC(Lead Over Chip,芯片上引线)型CSP是日本富士通公司开发的一种新型结构，分为Tape(带式)-LOC型和MF-LOC型(Multi-frame-LOC,引线框架式)两种形式。

两种形式的LOC型CSP都是将LSI芯片安装在引线框架上制作而成。芯片面朝下，芯片下面的引线框架仍然作为引脚暴露在该封装结构外面。因此不需制作工艺复杂的焊料凸点,可实现芯片与外部的互连，其内部布线很短，仅0.1mm左右。CSP-26的电感只有TSOP-26的1/3左右，在相同条件下，TSOP-26热阻为36℃/W，而CSP-26热阻仅为27℃/W。





LOC 型 CSP 的基本结构

4.6 CSP的主要类别和工艺

4. 焊区阵列CSP（LGA型CSP）

① 焊区阵列 (Land Grid Array，LGA)型CSP是日本松下电子工业公司开发的新型产品。

② 主要组成：


LSI芯片、陶瓷载体、填充用环氧树脂和导电粘接剂。

③ 主要工艺：

a) 用金丝打球法在芯片焊区上形成Au凸点；

b) FCB时，在PCB或其他基板的焊区上印制导电胶；

c) 将该芯片的凸点适当加压后，对导电胶固化，就完成了芯片与基板的互连。



LGA 型 CSP 的基本结构

4.6 CSP的主要类别和工艺

b) 容易安装

LGA型CSP尽管体积小，但安装非常方便。主要是因为LGA型CSP的安装精度要求比QFP要低得多。

c) 散热性能良好

LGA型CSP的背面通过 0.1mm 左右的焊膏固定在PWB上，与QFP相比，容易将热量传导至PWB，同时，因芯片背面裸露，可起散热片的作用。

d) 电性能良好

LGA型CSP的尺寸很小，LSI芯片由凸点直接与载体电极互连，信号传输路径极短。其引脚电感、开关噪声和交叉干扰比QFP低得多。


4.6 CSP的主要类别和工艺

4. 焊区阵列CSP(LGA型CSP)

④ 主要特点：

a) 体积小，而引脚节距大

QFP的安装面积随引脚数的增加呈平方关系增加，而LGA型CSP只是线性增加，因为LGA型CSP的引脚全部置于CSP的下面。两者的引脚数与组装面积的比较如图所示，重量为相同引脚QFP的1/10左右。




QFP 与 LGA 型 CSP 的比较

4.6 CSP的主要类别和工艺

5. 微小模塑型CSP

① 微小模塑型CSP日本三菱电机公司(Mitsubishi)开发；

② LSI芯片、模塑的树脂和凸点等构成。



4.6 CSP的主要类别和工艺

5. 微小模塑型CSP


③ 特点：

a) 无引线框架和焊丝等，体积特别小；

b) 芯片上的焊区通过在芯片上形成的金属布线与凸点实现互连；

c) 芯片上的金属布线可在芯片制作过程中同时形成，所以可制出细线图形；

d) 作为外引脚的凸点可制作在基片上的任意部位，从而易于标准化。




凸点断面

4.6 芯片尺寸封装(CSP)

➢ **微小模塑型CSP的制作工艺如下：**

① 芯片再布线工艺

先在LSI芯片上制作连接焊区和外引脚的金属布线图形,制出Pb-Sn焊料润湿性良好的底层金属。为提高润湿性和抗蚀性，已经开发成TiN-Ni-Au多层结构的凸点下金属层。制出聚酰亚胺缓冲层(主要为了缓冲封装树脂的应力)。在聚酰亚胺开口区域采用蒸发光刻方法形成Pb-Sn层。




CSP 的布线工艺流程图

4.6 CSP的主要类别和工艺

5. 微小模塑型CSP

④ 微小模塑型CSP芯片上再布线工艺：



4.6 芯片尺寸封装(CSP)


➢ **CSP的安装工艺按如下四步进行：**

① 将上述经再布线的LSI芯片倒装焊在易于移置金属凸点的框架上，使之与芯片焊区一一对应；加热加压，Pb-Sn熔化后就使框架上的金属凸点(一般为Cu)移置到芯片上，此又称为移置内凸点；

② 模塑封装；

③ 脱模并除去毛刺；

④ 形成外电极焊球。



多引脚 CSP 的安装工艺

4.6 芯片尺寸封装(CSP)


6. 圆片级芯片尺寸封装（WLCSP）

常规的各类CSP,都是将圆片切割成单个IC芯片后再实施后道封装的；而WLCSP则是在圆片前道工序完成后,直接对圆片利用半导体工艺进行后道封装，再切割分离成单个器件。采用此种封装，可使其产品直接从制造商转入用户手中，进行全面测试;该技术也适应现有SMT设备。而且,也解决了优质芯片问题，经封装后的芯片可以像其他任何产品一样进行测试。

7. 其他类型CSP

由于CSP正处于飞速发展阶段，封装种类还有很多，如微型BGA（μBGA）、芯片叠层CSP、QFN型CSP和BCC（Bumping Chip Carrier)等等，只要符合CSP定义的封装均可称之为CSP。下面为一些先进的CSP封装技术。


4.6 芯片尺寸封装(CSP)



Cross-section of MicroBGA

From Tessera, used for Flash Memory and DRAM

4.6 芯片尺寸封装(CSP)





4.6 芯片尺寸封装(CSP)

➢**Features of Stacked BGA**

① Same Die Size;









② Exchange wire bonding loop mode from bump bonding to new loop mode “M” loop and the loop high could control at 4±1mil.





4.6 芯片尺寸封装(CSP)

➢Types of CSP:

	Organic Substrate	Ceramic Substrate	Flexible Tape	Others
Face Up				Metal Lead Frame (Face down) 
Face Down				Mold Compound (Face down) 

4.6 芯片尺寸封装(CSP)




➢Applications of CSP:



Basic Memories	Performance Memories	Basic Logic Chips	Performance CPUs
<50 I/O and P/G <100MHz,<1W e.g., Flash	50-100 I/O and P/G to 1GHz,1-3W e.g., RDRAM	100-200 I/O and P/G 100-200MHz,1-3W e.g., micro-controllers, some DSP	500+ I/O and P/G to1GHz, 20-100W e.g., high-perf CPUs

4.6 芯片尺寸封装(CSP)

TYPES OF CSP

Catergory	Type	Example	Devices / Applications
Flex Interposer	TAB/ flip chip		Flash, SRAM, ASIC, Microcontroller, DSP / Camcorder, cell phone, memory card, computer
	Wire bonding		
Rigid Substrate	Flip Chip		Processor, Controller, DSP, SRAM, ASIC / Cell Phone, camcorder, PDA
	Wire bonding		
Lead Frame	Wire bonding		Flash, DRAM, analog IC / Cell phone, memory card, notebook
Wafer-Level Assembly	Redistribution		Memory, controllers, ASICs, sensors, op-amp, power devices / Computers, communications
	Substrate		

4.6 芯片尺寸封装(CSP)


➢Applications of CSP:



Intel Flash Memories in CSP with 40 I/O.

4.6 芯片尺寸封装(CSP)


➢**CSPs Offer the Best of SMT and Flip Chip:**



4.6 芯片尺寸封装(CSP)


8. 几种CSP互连比较


几种典型结构CSP的互连情况比较列于P139表5-6中。




MCM— CSP

4.6 芯片尺寸封装(CSP)





Flip Chip CSP



堆叠 CSP